岗位职责
1、负责FPGA的功能单元与外设接口的RTL开发、时序优化、仿真测试；
2、 负责FPGA系统架构开发；
3、协同软/硬件团队进行联合调试；
4、 参与FPGA系统板芯片选型、设计、测试。
任职要求
1.熟悉FPGA开发流程，掌握模、数电相关技术；
2.丰富的FPGA相关开发经验，熟练掌握Verilog或VHDL语言，可以编写testbench进行模块级及系统及仿真验证；
3.熟练使用Vivado和Modelsim软件；
4.具有一定的图像处理算法的能力，并能用FPGA实现；
5.具有高速图像、信号采集电路开发经验者优先；
6.具备信号触发和处理相关的技能；
7.深刻理解数字电路时序原理，并能编写时序约束文件；
8.熟悉Xilinx/Altera等公司的系列产品特点及开发环境，有ZYNQ开发经历的优先。

北京理工大学郑州研究院坐落于河南省郑州市美丽的北龙湖湖畔，是由北京理工大学、河南省人民政府与郑州市人民政府共同举办的一流新型研发机构（事业单位），是北京理工大学校地合作的重要组成部分，是中原科技城建设的重要组成部分，是河南首批建设的“一流大学郑州研究院”。研究院坚持高起点规划、高标准建设、高质量推进，通过构建人才、科技、产业“三位一体”的创新发展格局，致力于服务国家中部崛起战略和中原区域经济社会发展，服务北京理工大学“双一流”建设。